美女被抽插到哭内射视频免费,亚洲欧美日韩另类丝袜一区,午夜香蕉成视频人网站,韩国专区福利一区二区

行業(yè)產(chǎn)品

  • 行業(yè)產(chǎn)品

湖北鑫合欣科技有限公司


當前位置：湖北鑫合欣科技有限公司>>嵌入式|友晶|創(chuàng)龍>>Intel FPGA-Altera配件>>基于FPGA的嵌入式系統(tǒng)設計：Altera SoC FPGA(基于TERASIC友晶DE1-SOC開發(fā)板）

基于FPGA的嵌入式系統(tǒng)設計：Altera SoC FPGA(基于TERASIC友晶DE1-SOC開發(fā)板）

返回列表頁
參  考  價面議
具體成交價以合同協(xié)議為準

產(chǎn)品型號

品       牌

廠商性質(zhì)其他

所  在  地

包裝印刷網(wǎng)采購部電話：0571-88918531QQ:2568841715

聯(lián)系方式：查看聯(lián)系方式

更新時間：2024-05-01 19:31:28瀏覽次數(shù)：288次

聯(lián)系我時，請告知來自 包裝印刷網(wǎng)

經(jīng)營模式：其他

商鋪產(chǎn)品：8條

所在地區(qū)：

聯(lián)系人：王小姐

產(chǎn)品簡介

內(nèi)容簡介　《基于FPGA的嵌入式系統(tǒng)設計：AlteraSoCFPGA（第二版）》全面介紹基于AlteraNiosII軟核和ARMCortexA9硬核的嵌入式系統(tǒng)軟硬件設計開發(fā)技術(shù)

詳細介紹

內(nèi)容簡介　
《基于FPGA的嵌入式系統(tǒng)設計：Altera SoC FPGA（第二版）》全面介紹基于Altera Nios II軟核和ARM Cortex—A9硬核的嵌入式系統(tǒng)軟硬件設計開發(fā)技術(shù)，共分為九章，主要內(nèi)容包括：基于SoC FPGA的嵌入式系統(tǒng)設計概述，Altera SoC FPGA系列器件簡介，Quartus II EDA開發(fā)工具應用，Qsys系統(tǒng)開發(fā)工具，Nios II EDS嵌入式處理器設計，基于Qsys的HPS模型設計，基于SoC EDS的嵌入式系統(tǒng)設計，基于ARM SoC FPGA的DSP設計，OpenCL入門與應用?！痘贔PGA的嵌入式系統(tǒng)設計：Altera SoC FPGA（第二版）》內(nèi)容豐富，取材新穎，可以作為高等院校電子類和通信類各專業(yè)本科生、研究生EDA課程的教材，也可以作為相關專業(yè)工程技術(shù)人員的參考書。
目錄
第1章 基于SoCFPGA的嵌入式系統(tǒng)設計概述
1．1 SoC嵌入式設計的挑戰(zhàn)與機遇
1．2 Altera提供的解決方案匯集
1．2．1 器件系列
1．2．2 設計軟件工具及嵌入式處理器
1．2．3 可以使用的IP功能
1．2．4 SoCFPGA開發(fā)套件簡介

第2章 AlteraSoCFPGA系列器件簡介
2．1 SoCFPGA簡介
2．2 CycloneV器件
2．3 ArriaV器件

第3章 QuartusIIEDA開發(fā)工具應用
3．1 現(xiàn)代數(shù)字系統(tǒng)設計方法簡介
3．1．1 圖形用戶界面設計方法
3．1．2 EDA數(shù)字系統(tǒng)設計流程
3．1．3 QuartusII13．0EDA軟件特點
3．2 QuartusIl13．0軟件安裝
3．3 QuartusIIEDA軟件設計過程
3．4 QuartusIl設計輸入
3．4．1 創(chuàng)建新工程
3．4．2 建立原理圖編輯文件
3．4．3 建立文本編輯文件
3．4．4 建立存儲器編輯文件
3．4．5 設計實例
3．5 設計項目的編譯
3．5．1 項目綜合
3．5．2 QuartusII編譯器選項設置
3．5．3 引腳分配
3．5．4 項目編譯結(jié)果分析
3．6 設計項目的仿真驗證
3．6．1 Modelsim軟件架構(gòu)
3．6．2 Modelsim軟件應用
3．7 TimeQuest時序分析
3．7．1 時序分析基本參數(shù)
3．7．2 時序分析基本步驟
3．7．3 查看時序分析報告
3．8 器件編程

第4章 Qsys系統(tǒng)開發(fā)工具
4．1 Qsys簡介
4．1．1 SoPC技術(shù)簡介
4．1．2 Qsys與SoPC開發(fā)
4．1．3 Qsys的功能特點
4．1．4 Qsys的優(yōu)點
4．2 Qsys設計流程
4．3 Qsys用戶界面
4．3．1 系統(tǒng)元件頁
4．3．2 系統(tǒng)從屬頁
4．3．3 系統(tǒng)選項頁
4．3．4 Qsys菜單命令
4．4 Qsys用戶自定制元件
4．4．1 Qsys組件構(gòu)成
4．4．2 Qsys組件編輯器
4．4．3 自定義組件實例1——DDS信號產(chǎn)生模塊
4．4．4 自定義組件實例2——以太網(wǎng)控制器W5300控制

第5章 Nios II EDS嵌入式處理器設計
5．1 Nios II嵌入式處理器簡介
5．1．1 **代Nios嵌入式處理器
5．1．2 第二代Nios嵌入式處理器
5．1．3 可配置的軟核嵌入式處理器的優(yōu)勢
5．2 Nios II嵌入式處理器軟硬件開發(fā)流程簡介
5．2．1 硬件開發(fā)流程
5．2．2 軟件設計流程
5．2．3 軟件設計實例
5．3 HAL系統(tǒng)庫
5．3．1 HAL系統(tǒng)庫簡介
5．3．2 使用HAL開發(fā)程序
5．4 Nios II EDS開發(fā)實例
5．4．1 系統(tǒng)軟硬件需求分析
5．4．2 系統(tǒng)硬件設計
5．4．3 系統(tǒng)軟件設計

第6章 基于Qsys的HPS模型設計
6．1 Cyclone V SoC和mlTia V SoC子系統(tǒng)介紹
6．1．1 SoC的CPU部分簡介
6．1．2 SoC的DSP部分（NEON和FPU）簡介
6．2 嵌入式SoC FPGA軟硬件開發(fā)流程
6．2．1 建立HPS硬件系統(tǒng)模型
6．2．2 生成Preloader鏡像文件
6．2．3 生成設備樹（Device Tree）
6．2．4 設備樹DTB（Device Tree Blob）檢查

第7章 基于SoC EDS的嵌入式系統(tǒng)設計
7．1 SoC EDS簡介
7．1．1 SoC EDS嵌入式系統(tǒng)設計套件
7．1．2 SoC EDS安裝
7．2 DS-5設計輸入
7．2．1 創(chuàng)建C／C++工程
7．2．2 創(chuàng)建Makefile項目
7．2．3 導入工程
7．2．4 創(chuàng)建源文件
7．3 設計項目的編譯
7．3．1 ARM編譯器和GNU編譯器簡介
7．3．2 DS-5編譯器及其選項設置
7．4 設計項目的調(diào)試
7．4．1 調(diào)試配置（Debug Configuration）
7．4．2 調(diào)試視圖（Debug Views）
7．5 基于ARM編譯器的裸機實例
7．5．1 創(chuàng)建ARMCC項目
7．5．2 建立項目文件
7．5．3 項目編譯
5．4．設計項目的調(diào)試
7．6 基于GNU編譯器的裸機實例
7．6．1 創(chuàng)建GNu項目
7．6．2 創(chuàng)建項目文件
7．6．3 跟蹤調(diào)試
7．7 ARM Streamline硬件性能分析器
7．7．1 ARM Streamline的基本特點
7．7．2 設置ARM Linux目標機
7．7．3 設置捕捉選項和配置計數(shù)器
7．7．4 Live視圖
7．7．5 Timeline視圖
7．7．6 Streamline的其他視圖

第8章 基于ARM SoC FPGA的DSP設計
8．1 NEON和通用DSP的性能對比
8．2 Bare-metal下對NEON和FPU的支持及優(yōu)化
8．3 NEON的語法特征
8．4 DSP開發(fā)實例
8．4．1 基本的DSP處理模塊
8．4．2 浮點向量運算
8．4．3 矩陣運算
8．4．4 FFT算法實現(xiàn)
8．4．5 FIR算法實現(xiàn)
8．4．6 IIR算法實現(xiàn)

第9章 OpenCL入門與應用
9．1 OpenCL簡介
9．2 構(gòu)建OpenCL環(huán)境
9．3 基于OpenCL的實例編譯測試
9．4 OpenCL參考資料說明

其他推薦產(chǎn)品更多>>

您感興趣的產(chǎn)品PRODUCTS YOU ARE INTERESTED IN

包裝印刷網(wǎng) 設計制作，未經(jīng)允許翻錄必究 .? ? ? Copyright(C)?2021 http://news.xiaoyinghua.cn,All rights reserved.

以上信息由企業(yè)自行提供，信息內(nèi)容的真實性、準確性和合法性由相關企業(yè)負責，包裝印刷網(wǎng)對此不承擔任何保證責任。 溫馨提示：為規(guī)避購買風險，建議您在購買產(chǎn)品前務必確認供應商資質(zhì)及產(chǎn)品質(zhì)量。

會員登錄

×

請輸入賬號

請輸入密碼

=

請輸驗證碼

收藏該商鋪

請 登錄 后再收藏

提示

您的留言已提交成功！我們將在第一時間回復您~